Гарвардская архитектура
Материал из Википедии — свободной энциклопедии
Гарвардская архитектура была разработана Говардом Эйкеном в конце 1930-х годов в Гарвардском университете с целью увеличить скорость выполнения компьютерных операций и оптимизировать работу памяти.
Типичные операции (сложение и умножение) требуют от любого вычислительного устройства нескольких действий: выборку двух операндов, выбор инструкции и её выполнение, и, наконец, сохранение результата. Идея заключалась в физическом разделении линий передачи команд и данных. Для пересылки данных использовалась шина данных, для пересылки инструкций — шина адреса. Это позволяет пересылать и работать с командами и данными одновременно, благодаря чему значительно повышается быстродействие.
Подобная схема реализации доступа к памяти имеет один очевидный недостаток —высокую стоимость. Для того чтобы разделить каналы передачи адреса и данных на кристалле процессора необходимо сделать в два раза больше выводов. Способом решения этой проблемы стала идея использовать общую шину данных и шину адреса для всех внешних данных, а внутри процессора использовать шину данных, шину команд и две шины адреса. Такую концепцию стали называть модифицированной Гарвардской архитектурой.
Часто требуется выбрать три составляющие — два операнда и инструкцию(в алгоритмах цифровой обработки сигналов это наиболее встречаемая задача в БПФ и КИХ, БИХ фильтрах). Для этого существует кэш-память. В ней может храниться инструкция — обе шины остаются свободными, и появляется возможность передать два операнда одновременно. Использование кэш-памяти вместе с разделёнными шинами получило название «Super Harvard Architecture» («SHARC») — расширенная Гарвардская архитектура.
Примером могут послужить процессоры «Analog Devices»: ADSP-21xx-Модиф. Гарвардская Архитектура, ADSP-21xxx(SHARC)- Супер Гарвардская Архитектура.
