Tecnología CMOS

De Wikipedia, la enciclopedia libre

CMOS En inglés Complementary Metal Oxide Semiconductor(Semiconductor complementario del óxido de metal.) Es una tecnología utilizada para crear circuitos integrados, como pueden ser compuertas lógicas, contadores (entre éstos, muy populares los Decimales Johnson), etc. Consiste básicamente en dos transistores, uno PFET y otro NFET. De esta configuración resulta el nombre.

Los chips CMOS consumen menos potencia que aquellos que usan otro tipo de transistor. Tienen especial atractivo para emplearlo en componentes que funcionen con baterías, como los ordenadores portátiles. Los ordenadores de sobremesa también contienen dispositivos de memoria CMOS de bajo consumo de potencia para almacenar la fecha, hora y configuraciones (BIOS).

Existen diversos tipos de pros y contras contra estos circuitos, siendo el problema del daño por electricidad estática el fantasma que más afecta el uso comercial de estos integrados.

Diversos estudios afirman que dicho planteamiento no es más que un mito ya que deben darse muchos factores tanto ambientales, físicos aparte de lo eléctrico para dañarlos.

Dentro de las ventajas mayores que tienen los CMOS destacan las siguientes dos:

1. Funcionan con tensiones desde los 3 V hasta los 15 V, por ende no necesitan una fuente de voltaje dedicada para ellos.
2. Se ha demostrado que un CMOS determinado tiene muchas más aplicaciones (o dichas aplicaciones trabajan mejor en CMOS) que en un TTL

Además, su fabricación es relativamente fácil y barata, en comparación a otras tecnologías

Tabla de contenidos 1 Historia 2 CMOS analógicos 3 CMOS y Bipolar 4 Problemas

[editar] Historia

La tecnología cmos fue desarrollada por Wanlass y Sah, de Fairchild Semiconductor, a principios de los años 60. Sin embargo, su introducción comercial se debe a RCA, con su famosa familia lógica CD4000. Posteriormente, la introducción de un búfer y mejoras en el proceso de oxidación local condujeron a la introducción de la serie 4000B, de gran éxito debido a su bajo consumo (prácticamente cero, en condiciones estáticas) y gran margen de alimentación (de 3 a 18 V). RCA también fabricó LSI en esta tecnología, como su familia COSMAC de amplia aceptación en determinados sectores, a pesar de ser un producto caro, debido a la mayor dificultad de fabricación frente a dispositivos nmos.

Pero su talón de Aquiles consistía en su reducida velocidad. Cuando se aumenta la frecuencia de reloj, su consumo sube proporcionalmente, haciéndose mayor que el de otras tecnologías. Esto se debe a dos factores:

• La capacidad MOS, intrínseca a los transistores MOS, y
• La utilización de mos de canal P, más lentos que los de canal N, por ser la movilidad de los huecos menor que la de los electrones.

El otro factor negativo era la complejidad que conlleva el fabricar los dos tipos de transistores, que obliga a utilizar un mayor número de máscaras. Por estos motivos, a comienzos de los 80, algunos autores pronosticaban el final de la tecnogía cmos, que sería sustituída por la novedosa I²L, entonces prometedora.

Esta fue la situación durante una década, para, en los ochenta, cambiar el escenario rápidamente:

• Por un lado, las mejoras en los materiales, técnicas de litografía y fabricación, permitían reducir el tamaño de los transistores, con lo que la capacidad mos resultaba cada vez menor.
• Por otro, la integración de dispositivos cada vez más complejos obligaba a la introdución de un mayor número de máscaras para asegurar el aislamiento entre transistores, de modo que no era más difícil la fabricación de cmos que de nmos.

En este momento empezó un eclosión de memorias cmos, pasando de 256x4 bits de la 5101 a 2kx8 de la 6116 y 8Kx8 en la 6264, superando, tanto en capacidad como consumo reducido y velocidad a sus contrapartidas nmos. También los microprocesadores, nmos hasta la fecha, comenzaron a aparecer en versiones cmos (80C85, 80C88, 65C02...).

Y aparecieron nuevas familias lógicas, HC y HCT en competencia directa con la TTL-LS, dominadora del sector digital hasta el momento.

Para entender la velocidad de estos nuevos cmos, hay que considerar la arquitectura de los circuitos nmos:

• Uso de cargas activas. Esto es: un transistor se polariza con otros transistores y no con resistencias debido al menor tamaño de aquellos. Además, el transistor mos funciona fácilmente como fuente de corriente constante. Entonces un inversor se hace conectando el transistor inversor a la carga activa. Cuando se satura el transistor, drena toda la corriente de la carga y el nivel da salida baja. Cuando se corta, la carga activa inyecta cooriente hasta que el nivel de salida sube. Y aquí está el compromiso: es deseable una corriente pequeña porque reduce la necesidad de superficie en el silicio (transistores más pequeños) y la disipación (menor consumo). Pero las transiciones de nivel bajo a nivel alto se realizan porque la carga activa carga la capacidad mos del siguiente transistor, además de las capacidades parásitas que existan, por lo que una corriente elevada es mejor, pues se cargan las capacidades rápidamente.
• Estructuras de almacenamiento dinámicas. La propia capacidad mos se puede utilizar para retener la información durante cortos periodos de tiempo. Este medio ahorra transistores frente al biestable estático. Como la capacidad mos es relativamente pequeña, en esta aplicación hay que usar transistores grandes y corrientes reducidas, lo que lleva a un dispositivo lento.

La tecnología cmos mejora estos dos factores:

• Elimina la carga activa. La estructura complementaria hace que sólo se consuma corriente en las transiciones, de modo que el transistor de canal P puede aportar la corriente necesaria para cargar rápidamente las capacidades parásitas, con un transistor de canal N más pequeño, de modo que la célula resulta más pequeña que su contrapartida en nmos.
• En cmos se suelen sustituir los registros dinámicos por estáticos, debido a que así se puede bajar el reloj hasta cero y las reducidas dimensiones y bajo consumo de la celda cmos ya no hacen tan atractivos los registros dinámicos.

Por último, se suelen emplear transistores pequeños, poniendo una celda mayor para la interfaz con las patillas, ya que las necesidades de corriente son mucho mayores en las líneas de salida del chip.

La disminución del tamaño de los transistores y otras mejoras condujo a nuevas familias cmos: AC, ACT, ACQ...juju

[editar] CMOS analógicos

Los transistores mos se han venido empleando, también, en circuitos analógicos, debido a dos características importantes:

• Alta impedancia de entrada: La puerta de un transistor mos viene a ser un pequeño condensador, por lo que no existe corriente de polarización.
• Reducida resistencia de canal. Un mos saturado se comporta como una resistencia cuyo valor depende dela superficie del transistor. Es decir, que si se le piden corrientes reducidas, la caída de tensión en el transistor llega a ser muy reducida.

Estas características posibilitan la fabricación de amplificadores operacionales "Rail-to-Rail, en los que el margen de la tensión de salida abarca desde la alimentación negativa a la positiva. También es útil en la realización de reguladores de tensión "Low-Dropout, filtros de capacidades conmutadas, etc.

[editar] CMOS y Bipolar

Se emplean circuitos mixtos bipolar y cmos tanto en circuitos analógicos como digitales, en un intento de aprovechar lo mejor de ambas tecnologías. En el ámbito analógico destaca la tecnología BiCMOS, que permite mantener la velocidad y precisión de los circuitos bipolares, pero con la alta impedancia de entrada y márgenes de tensión cmos. En cuanto a las familias digitales, la idea es cortar las líneas de corriente entre alimentación y masa de un circuito bipolar, colocando transistores mos, ya que un transistor bipolar se maneja por corriente, mientras que uno mos, por tensión.

[editar] Problemas

Hay tres problemas principales relacionados con la tecnología cmos, aunque no son exclusivos de ella:

• Sensibilidad a las cargas estáticas. Históricamente, este problema se ha resuelto mediante protecciones en las entradas del circuito. Pueden ser diodos en inversa conectados a masa y a la alimentación, que, además de proteger el dispositivo, reducen los transitorios o zener conectados a masa. Este último método permite quitar la alimentación de un sólo dispositivo.
• Latch-Up: Consiste en la existencia de un tiristor parásito en la estructura cmos que se dispara cuando la salida supera la alimentación. Esto se produce con relativa facididad cuando existen transitorios por usar líneas largas mal adaptadas, excesiva impedancia en la alimentación o alimentación mal desacoplada. El Latch-Up produce un camino de baja resistencia a la corriente de alimentación, de modo que, si no se ha previsto, acarrea la destrucción del dispositivo. Las últimas tecnologías se anuncian como inmunes al latch-up.
• Restistencia a la radiación. El comportamiento de la estructura MOS es sumamente sensible a la existencia de cargas atrapadas en el óxido. Una partícula alfa o beta que atraviese un chip cmos puede dejar cargas a su paso, cambiando la tensión umbral de los transistores y deteriorando o inutilizando el dispositivo. Por ello existen circuitos "endurecidos" (Hardened), fabricados habitualmente en silicio sobre aislante (SOI)